Освоение маршрута проектирования цифровых устройств на базе ПЛИС.
Цель работы: разработать проект для ПЛИС, освоить маршрут проектирования и проверить работоспособность созданного устройства..
1. Создать новый проект в САПР ISE. Выбрать для проекта ПЛИС XC3S500-FT256. Выбрать в качестве верхнего уровня файл типа Schematic. Добавить к проекту файл top.sch.
2. Разработать проект, включающий в себя различные типы модулей.
2.1. Создать новый модуль с именем my_logic и типом VHDL Module (Add New Source).
2.2. В окне мастера при создании модуля ввести сигналы:
- a (направление передачи - in)
- b (направление передачи – in)
- q (направление передачи – out)
2.3. Выполнить поведенческое описание модуля на языке VHDL. Модуль должен реализовывать логическую функцию от двух входных сигналов, заданную преподавателем.
2.3.1. Реализуемая функция должна быть основана на операторе асинхронного присваивания <=.
2.3.2. Сохранить исходный текст и создать схемотехническое представление компонента (Design Utilities -> Create Schematic Symbol).
2.3.3. Добавить в проект схемотехнический файл. Разместить на листе проекта созданный компонент и компонент AND2 из стандартной палитры. Подключить два входных сигнала к обоим компонентам параллельно, выходы компонентов – на выходы ПЛИС.
2.3.4. Создать файл проектных ограничений (Implementation Constraints File). Назначить расположение выводов ПЛИС, подав на входы ПЛИС сигналы с переключателей или кнопок отладочной платы, а выходы подключив к светодиодам.
2.3.5. Произвести трансляцию проекта и программирование ПЛИС.
3. Проверить работоспособность разработанного модуля, заполнив таблицу
Таблица
|
a |
b |
q экспериментально |
q по заданию |
q элемента AND2 |
|
0 |
0 |
|
|
|
|
0 |
1 |
|
|
|
|
1 |
0 |
|
|
|
|
1 |
1 |
|
|
|
4. Из отчетов САПР определить и выписать:
Число логический секций (slices), необходимых для проекта _____
Максимальная задержка распространения сигнала (Maximum combinational path delay: ) ______
Информация находится в разделе Design Summary → Detailed Reports → Synthesis report
Варианты заданий:
1. Элемент AND2
2. Элемент OR2
3. Элемент XOR2
4. Элемент AND2B1 (один из входов – инверсный)
5. Элемент NAND2
6. Элемент NOR2
7. Элемент OR2B1 (один из входов – инверсный)