Создание синхронного проекта на базе ПЛИС
Цель работы: разработать проект для ПЛИС с использованием синхронных устройств.
1. Создать новый проект в САПР ISE. Выбрать для проекта ПЛИС XC3S500-FT256. Выбрать в качестве верхнего уровня файл типа Schematic. Добавить к проекту файл top.sch.
2. Разработать проект, включающий в себя различные типы модулей.
2.1. Создать новый модуль с именем my_sync и типом VHDL Module (Add New Source).
2.2. В окне мастера при создании модуля ввести сигналы:
- clk (направление передачи - in)
- en (направление передачи – in)
- q (направление передачи – out)
2.3. Выполнить поведенческое описание модуля на языке VHDL. Модуль должен выполнять деление входной частоты, подаваемой на вход clk, на 20-50 млн, формируя на выходе q последовательности нулей и единиц. Вход en разрешает и запрещает счет.
2.3.1. Указания: реализуемая функция должна быть основана на операторе process (clk). В разделе architecture необходимо создать переменную типа integer range 0 to 50000000 (пятьдесят миллионов). В процессе счета проверять достижение максимального значения
2.3.2. Сохранить исходный текст и создать схемотехническое представление компонента (Design Utilities -> Create Schematic Symbol).
2.3.3. Создать файл проектных ограничений (Implementation Constraints File). Назначить расположение выводов ПЛИС, подав на входы ПЛИС сигналы с переключателей или кнопок отладочной платы, а выходы подключив к светодиодам. Подать тактовый сигнал с входа, к которому подключен выход кварцевого генератора, установленного на плате.
2.3.4. Произвести трансляцию проекта и программирование ПЛИС.
3. Проверить работоспособность разработанного модуля, убедившись в мигании светодиода и остановке счета при снятии сигнала en.
4. Из отчетов САПР определить и выписать:
Число логический секций (slices), необходимых для проекта _____
Максимальная тактовая частота _____
Информация находится в разделе Design Summary → Detailed Reports → Synthesis report