Разработка управляющего процессора для системы цифровой обработки сигналов
Цель работы: освоить методику разработки управляющих процессорных ядер для организации работы цифровых фильтров.
1. Создать новый проект в САПР ISE. Выбрать для проекта ПЛИС XC3S500-FT256. Выбрать в качестве верхнего уровня файл типа Schematic. Добавить к проекту файл top.sch.
2. Разработать процессорное ядро, способное программно управлять режимами работы цифровых фильтров.
2.1. Создать новый модуль с типом VHDL Module (Add New Source).
2.2. В окне мастера при создании модуля ввести сигналы:
- clk (тактовый сигнал – in)
- cmd (исполняемая команда – in(?:0))
- ip (счетчик команд – out(?:0))
Прочие сигналы, необходимые для управления фильтром, определить самостоятельно. Указание: фильтр требует загрузки коэффициентов, сброса, запуска/останова.
2.3. Выполнить поведенческое описание модулей на языке VHDL.
2.3.1. Указания: реализовать как минимум команды загрузки непосредственных операндов, безусловного и условного переходов (по условию равенства нулю одного из регистров), записи содержимого регистров во внешние устройства (регистры коэффициентов фильтра).
2.3.2. Добавить в проект цифровой фильтр, реализованный в процессе выполнения предыдущей лабораторной работы и IP-ядро блочной памяти (воспользоваться пакетом Coregen из состава САПР ISE). Разрядности шин адреса и данных блочной памяти должны быть равны разрядности счетчика команд и шины считывания команд процессорным ядром соответственно. Разработать простейшую программу загрузки коэффициентов фильтра, запуска его в работу и ожидания сигнала останов, записать коды команд и создать coe-файл, указав его в качестве файла инициализации блочной памяти.
2.3.3. Сохранить исходные тексты и создать схемотехническое представление компонентов (Design Utilities -> Create Schematic Symbol).
2.3.4. Создать файл проектных ограничений (Implementation Constraints File). Назначить расположение выводов ПЛИС. 2.3.5. Произвести трансляцию проекта и программирование ПЛИС.
3. Проверить работоспособность разработанного модуля, подав на вход фильтра тестовую последовательность данных.
4. Из отчетов САПР определить и выписать:
Число логический секций (slices), необходимых для проекта _____
Число триггеров проекта (Flip-flops) _______
Число логических генераторов (LUTs) ______
Число выделенных аппаратных умножителей (Multipliers) _____
Максимальная тактовая частота _____